測試
在智能硬件功能持續(xù)升級的當(dāng)下，傳統(tǒng)單片機以及傳統(tǒng)的MPU都面臨著"力不從心"的困境——多網(wǎng)絡(luò)協(xié)同、多串口并發(fā)、多通道無線通信等復(fù)雜需求，以及文件管理、數(shù)據(jù)加密、人機交互、數(shù)據(jù)壓縮等增強功能，單核方案已難以全面承載。
在這樣的背景下，"管理核+實時核"的雙核異構(gòu)架構(gòu)的方案逐漸脫穎而出，成為破局關(guān)鍵。因此，選擇一款集成度高、通信效率優(yōu)、成本可控的多核異構(gòu)主控平臺，就成為破解當(dāng)前困局的更優(yōu)答案。
? FET153-S核心板
飛凌嵌入式FET153-S核心板基于全志T153處理器設(shè)計，面向工業(yè)與電力應(yīng)用。該處理器集成四核Cortex-A7與一顆獨立64位玄鐵E907 RISC-V MCU，具備豐富的接口資源與工業(yè)級可靠性，完美契合現(xiàn)代FTU對處理性能與實時性的雙重需求。
- 四核Cortex-A7主處理器
- 獨立64位玄鐵E907 RISC-V MCU
- 10路UART、24路GPADC、6路TWI接口、30路PWM
- 工業(yè)級可靠性設(shè)計
- 面向工業(yè)與電力應(yīng)用場景優(yōu)化
? 01 實時方案: AP+MCU系統(tǒng)架構(gòu)
飛凌嵌入式T153核心板支持AP+MCU模式的實時方案。AP+MCU系統(tǒng)架構(gòu)為Linux+MCU RTOS/Bare-metal。運行LinuxAP處理器核心作為主核（Master Core）；運行RTOS/Bare-metal的MCU處理器核心作為從核（Remote Core）。主核負責(zé)整個多核異構(gòu)系統(tǒng)中共享資源的劃分和管理，并運行主站服務(wù)程序。
? 02 RISC-V核的接口資源
? 應(yīng)用實例
? SPI數(shù)據(jù)收發(fā)
① 功能介紹
本案例為SPI外回環(huán)測試，即將SPI的MOSI和MISO兩個引腳短接進行數(shù)據(jù)收發(fā)。
② 效果展現(xiàn)
AD采樣芯片采用兩線制串行總線接口進行數(shù)據(jù)傳輸，其標(biāo)稱典型通信速率可達20MHz級別。該兩線制串行總線在電氣特性和時序規(guī)范上與標(biāo)準(zhǔn)SPI接口高度契合，支持主從模式下的全雙工同步通信板載SPI控制器支持最高通信速率達50MHz，SPI硬件控制器能夠精確生成滿足AD芯片建立時間和保持時間要求的時鐘信號，確保數(shù)據(jù)傳輸?shù)目煽啃浴?
? 中斷嵌套
① 功能介紹
本案例采用兩個定時器進行中斷嵌套測試。
② 效果展現(xiàn)
測試方法：配置兩個不同優(yōu)先級的定時器，低優(yōu)先級定時器（timer3）定時1s，回調(diào)中延遲900ms，以此達到延遲退出中斷的時間。高優(yōu)先級定時器（timer2）定時100ms，中斷回調(diào)中不加延時。
測試現(xiàn)象：在低優(yōu)先級中斷中，被高優(yōu)先級的中斷打斷，并且執(zhí)行完高優(yōu)先級中斷后程序回到低優(yōu)先級中斷中繼續(xù)執(zhí)行。
? 核間通信RPMgs
① 標(biāo)準(zhǔn)框架
RPMsg是一種基于Virtio的消息總線，構(gòu)建于Virtio框架之上，用于實現(xiàn)處理器間的消息傳遞。每個RPMsg通道包含本地源地址和遠程目標(biāo)地址，消息可在兩者之間傳輸。
Virtio提供了共享內(nèi)存管理與虛擬設(shè)備支持，其核心是成對的vring（環(huán)形緩沖區(qū)），分別用于發(fā)送和接收消息。這兩個vring共同構(gòu)成一個環(huán)形隊列，vring緩沖區(qū)即為處理器間的共享內(nèi)存區(qū)域。當(dāng)共享內(nèi)存中有新消息到達時，mailbox框架會通知相應(yīng)處理器進行接收處理。
② 通信流程
- 在DSP端調(diào)用rpmsg_test_init()接口，并創(chuàng)建rpmsg端點
- 在主處理器的debugfs節(jié)點的write函數(shù)中先從用戶層得到要傳輸?shù)臄?shù)據(jù)，并調(diào)用rpmsg_send()函數(shù)發(fā)送至DSP
- DSP在接收到數(shù)據(jù)之后，調(diào)用callback函數(shù)，將接收到數(shù)據(jù)顯示出來
- DS中調(diào)用rpmsg_test_send()接口（內(nèi)部真實調(diào)用rpmsg_send()函數(shù)），發(fā)送數(shù)據(jù)至主處理器
- 在主處理器接收到數(shù)據(jù)之后，callback回調(diào)會調(diào)用rpmsg_test_cb()函數(shù)，將接收到的數(shù)據(jù)顯示出來，完成 CPUX→DSP、DSP→CPUX通信的完整回路
③ 通信優(yōu)化
● 普通傳輸：乒乓示例
基礎(chǔ)的雙核數(shù)據(jù)交互模式，適用于小數(shù)據(jù)量、低頻次通信場景。
● 大數(shù)據(jù)傳輸優(yōu)化
在實際應(yīng)用中，原始RPMsg框架在通信傳輸方面存在一定的局限性，主要表現(xiàn)為單次數(shù)據(jù)負載上限較低，默認僅為496字節(jié)。以傳輸1MB數(shù)據(jù)為例，需拆分為約2114次發(fā)送操作方可完成。
每次數(shù)據(jù)傳輸需觸發(fā)兩次中斷，累計中斷次數(shù)高達4228次，頻繁的中斷處理引入了顯著的性能開銷。同時，實測單次傳輸496字節(jié)耗時約1.05毫秒。
綜合上述因素，完成1MB數(shù)據(jù)的傳輸總耗時約為2.2秒，該傳輸效率在當(dāng)前應(yīng)用場景下難以滿足用戶對實時性與吞吐量的要求。
全志科技在RPMsg基礎(chǔ)上增加了RPBuf大數(shù)據(jù)傳輸框架，顯著提升傳輸效率。
★ 技術(shù)總結(jié)
飛凌嵌入式153核心板憑借其異構(gòu)多核架構(gòu)展現(xiàn)出了卓越的通信性能，能夠為諸多應(yīng)用提供高效可靠的核心支撐，特別適用于對實時性和穩(wěn)定性要求極高的智能應(yīng)用場景。
相關(guān)產(chǎn)品 >
-
FET153-S核心板
全志 T153 是面向工業(yè)領(lǐng)域的高性能處理器，基于全志 T153 開發(fā)的 T153 核心板，采用 4 核 Cortex-A7+64 位 RISC-V 異構(gòu)架構(gòu)，主頻達 1.6GHz（A7）+600MHz（RISC-V），兼顧高效數(shù)據(jù)處理與實時控制需求。原生支持 3 路 GMAC 千兆以太網(wǎng)、2 路 CAN-FD、LocalBus 并行總線，接口資源豐富，cpu引腳全引出，適配多設(shè)備連接。核心板采用 100% 國產(chǎn)工業(yè)級元器件，-40℃~85℃寬溫穩(wěn)定運行，支持國密算法與安全啟動，滿足電力、工業(yè)控制、新能源、醫(yī)療等場景需求，且提供 10-15 年供貨保障，助力用戶產(chǎn)品快速落地。了解詳情
-
OK153-S開發(fā)板
全志 T153 開發(fā)板是專為工業(yè)場景打造的國產(chǎn)核心開發(fā)載體，以全志 T153 處理器為核心，搭載 4×Cortex-A7+64 位 RISC-V 多核異構(gòu)架構(gòu)，兼顧高性能數(shù)據(jù)處理與低功耗實時控制需求。集成 3 路 GMAC 千兆以太網(wǎng)、2 路 CAN-FD、LocalBus 等工業(yè)關(guān)鍵接口，搭配完善的 Linux/Android SDK 及硬件開發(fā)資料，可快速適配工業(yè)控制、電力、新能源等領(lǐng)域，助力用戶低成本、高效率推進國產(chǎn)化項目研發(fā)。 了解詳情
換一批
